JEDEC представил SPHBM4: как новый стандарт удешевит память HBM4 для ИИ-ускорителей

Организация JEDEC, отвечающая за большинство отраслевых стандартов в области микроэлектроники, опубликовала спецификацию, которая должна снизить стоимость самой дорогой разновидности памяти — HBM, применяемой в топовых процессорах для искусственного интеллекта. Совет директоров JEDEC утвердил документ 21 июня 2026 года по итогам работы подкомитета JC-42.2, отвечающего за память DRAM. Дефицит DRAM новый стандарт не решает — в его основе всё те же крупные кристаллы HBM4, — однако он способен сделать высокоскоростную память несколько доступнее за счёт возможности монтажа стеков без применения дорогостоящей продвинутой упаковки.

Источник изображения - Micron

Что меняет новый стандарт

Новая спецификация получила название SPHBM4 (Standard Package High Bandwidth Memory, JESD330-4) — «память HBM4 в стандартной упаковке». Она объединяет уже существующие микросхемы DRAM HBM4 со стандартным корпусом и узким, но быстрым 512-битным интерфейсом.

1024-битные и 2048-битные интерфейсы, применяемые в HBM3 и HBM4, обеспечивают рекордную пропускную способность, но занимают значительную площадь кремния внутри процессора. Для их подключения к вычислительному кристаллу нужны дорогие промежуточные кремниевые подложки (интерпозеры) и сложные технологии упаковки с ограниченными производственными мощностями — например, CoWoS от TSMC. SPHBM4 использует те же стеки DRAM HBM4, что и базовый стандарт JESD270-4, но заменяет стандартный базовый кристалл HBM новым буферным кристаллом с более узким 512-битным интерфейсом. Такое решение позволяет монтировать память на обычные органические подложки без сложной упаковки. Чтобы компенсировать сужение интерфейса, SPHBM4 работает на значительно более высоких скоростях передачи данных — от 22,4 до 46,0 Гбит/с на контакт.

Вместо подключения к процессору через единый 2048-битный интерфейс, как в HBM4, SPHBM4 использует 32 независимых 16-битных канала с двойной скоростью передачи данных (DDR), объединённых в восемь групп по четыре канала — так называемых Quad Channel. Работает это так: внутри стек HBM4 содержит 32 канала памяти шириной 64 бита каждый, что и даёт суммарную ширину внешнего интерфейса в 2048 бит. SPHBM4 «сжимает» этот внутренний ввод-вывод до внешнего интерфейса шириной 512 бит, объединяя каждые четыре канала HBM4 в один Quad Channel. Снаружи такая группа предоставляет всего 64 контакта передачи данных (4 × 16 бит) вместо 256 контактов (4 × 64 бита), которые потребовались бы четырём каналам HBM4 напрямую. Чтобы сохранить прежнюю пропускную способность, эти 64 контакта работают в четыре раза быстрее исходного интерфейса HBM4.

Само ядро памяти быстрее не стало

Несмотря на кратный рост пропускной способности ввода-вывода, SPHBM4 не ускоряет сам массив DRAM. Ядро памяти HBM4 сохраняет прежнюю архитектуру и тайминги — частоту ядра, активацию строк, предзаряд и операции обновления, — хотя дополнительный слой преобразования сигнала (PHY) неизбежно добавляет небольшую задержку. Так, ядро DRAM работает на частоте, составляющей лишь четверть от частоты внешнего интерфейса: для варианта SPHBM4 со скоростью 32 Гбит/с это всего 2 ГГц.

Главное изменение — новый базовый кристалл с высокоскоростным физическим интерфейсом типа SerDes (устройство, которое последовательно передаёт, а затем восстанавливает в параллельный вид блоки данных), сопоставляющий каждый 16-битный внешний канал с четырьмя стандартными 64-битными каналами HBM4. Из-за этого в SPHBM4 появляются выравнивание и тренировка линий связи, требования к частоте битовых ошибок (BER) и другие атрибуты высокоскоростной передачи сигнала, не нужные более медленному и широкому параллельному интерфейсу HBM4. Чтобы поддерживать скорости до 46,0 Гбит/с на контакт, каждая группа Quad Channel использует общую шину команд и адресов с упреждающей коррекцией ошибок (FEC), а сама передача данных опирается на выделенные дифференциальные тактовые сигналы записи и чтения, а также коды коррекции ошибок (ECC) и сигналы отчётности о сбоях.

реклама кормит Уточку 🦆

Ёмкость и электрические параметры

По ёмкости SPHBM4 не отличается от обычного HBM4: стандарт поддерживает стеки с 4, 8, 12 или 16 кристаллами DRAM плотностью 24 или 32 гигабита.

Минимальная конфигурация — 4 кристалла по 24 Гбит
Максимальная стандартизированная конфигурация — стек на 64 ГБ из шестнадцати кристаллов по 32 Гбит
Это совпадает с максимальной ёмкостью, поддерживаемой перспективным стандартом HBM4E
Шаг контактов — более 90 мкм, длина канала связи — до 20 мм

Такие параметры позволяют отказаться от дорогого интерпозера и использовать более дешёвую разводку на органической подложке. Правда, отказ от продвинутой упаковки не делает SPHBM4 дешёвым автоматически: стандарту по-прежнему нужны крупные кристаллы DRAM HBM4, 2.5D-упаковка, сложный базовый кристалл — судя по всему, более дорогой, чем в обычном HBM4, — и сборка со сквозными кремниевыми переходами (TSV). Зато узкий интерфейс занимает намного меньше площади по периметру кристалла, а значит, освобождает место либо для дополнительных вычислительных блоков, либо для большего числа стеков памяти вокруг процессора. Это делает SPHBM4 скорее нишевым решением для отдельных категорий устройств, чем прямым конкурентом HBM4.

По напряжению ядра DRAM HBM4 и SPHBM4 полностью совпадают, поскольку используют одни и те же стеки памяти. А вот напряжение ввода-вывода отличается: HBM4 оставляет этот параметр на усмотрение производителей памяти, допуская значения 0,7 В, 0,75 В, 0,8 В или 0,9 В в зависимости от нужного баланса между энергопотреблением, скоростью и целостностью сигнала. SPHBM4 стандартизирует напряжение ввода-вывода на уровне 0,75 В.

HBM4 передаёт данные по очень широкому интерфейсу с большим числом относительно медленных параллельных линий, что обычно очень энергоэффективно. SPHBM4 передаёт тот же объём данных по вчетверо меньшему числу линий, работающих примерно в четыре раза быстрее, а высокоскоростная передача обычно менее энергоэффективна, чем «медленная» передача по широкой шине. С учётом достаточно сложного преобразующего слоя PHY это, вероятно, более энергозатратный процесс. Впрочем, четырёхкратное сокращение числа драйверов и приёмников способно ощутимо снизить общее энергопотребление. Без деталей конкретной реализации от производителей DRAM и разработчиков процессоров сделать однозначный вывод о том, какой тип памяти экономичнее, пока невозможно.

реклама кормит Уточку 🦆

Как SPHBM4 соотносится с HBM4 и HBM4E по скорости

HBM4 — скорость передачи данных до 8 Гбит/с на контакт, пропускная способность одного стека — до 2 ТБ/с
HBM4E — скорость передачи данных 12–12,8 Гбит/с, пропускная способность одного стека — 3–3,3 ТБ/с
SPHBM4 — скорость передачи данных до 46 Гбит/с на контакт, теоретическая пропускная способность одного стека — до 2,944 ТБ/с

Не стоит ожидать, что первые реализации SPHBM4 сразу выйдут на максимальную скорость 46 Гбит/с, поэтому по совокупной пропускной способности HBM4, HBM4E и перспективный C-HBM4E в обозримом будущем, скорее всего, сохранят лидерство над SPHBM4.

Преимуществом HBM4 останется и задержка: этот стандарт подключается к процессору почти напрямую через сравнительно простой интерфейс. SPHBM4, напротив, использует гораздо более сложный физический слой, который выполняет последовательно-параллельное преобразование данных, тренировку линий связи, обработку кодов коррекции ошибок и другие операции — всё это может добавлять несколько наносекунд задержки. Для части задач это несущественно, но для инференса (вывода готовых моделей ИИ) низкая задержка играет важную роль.

Компромисс: упрощение упаковки в обмен на сложность базового кристалла

По сути, SPHBM4 обменивает производственные сложности, связанные с кремниевыми интерпозерами, на инженерную задачу разработки чрезвычайно сложного базового кристалла с физическим интерфейсом высокой скорости. Само производство такого кристалла не должно стать проблемой для фабрик. Куда важнее вопрос, смогут ли производители DRAM спроектировать и выпускать SPHBM4 с приемлемой энергоэффективностью. Micron и SK hynix уже сотрудничают с TSMC над базовыми кристаллами для HBM4E и C-HBM4E, а подразделение памяти Samsung использует кристаллы собственного производства — Samsung Foundry.

реклама кормит Уточку 🦆

Почему SPHBM4 может оказаться выгоден китайским разработчикам ИИ-чипов

Отдельный интересный вопрос — смогут ли выиграть от нового стандарта китайские разработчики ускорителей ИИ. Такие компании, как Biren, Huawei, Moore Threads и другие производители из американских санкционных списков, не имеют доступа к производственным мощностям и упаковке TSMC. Теоретически именно они способны получить от SPHBM4 больше пользы, чем компании из США — возможно, даже значительно больше.

Причин тому несколько:

Меньшая занятость контактной площадки напрямую выгодна чипам, изготовленным по устаревшим техпроцессам, — она позволяет разместить больше вычислительных блоков без потери пропускной способности или ёмкости памяти
Китайские контрактные предприятия по сборке и тестированию микросхем (OSAT) пока не располагают технологиями уровня CoWoS, поэтому отказ от интерпозера в пользу продвинутых органических подложек — это готовое преимущество, а не то, что нужно разрабатывать с нуля

Тем не менее SPHBM4 по-прежнему требует стеков DRAM HBM4, а производить их сегодня способны только Samsung, SK hynix и Micron. Китайская CXMT пока с трудом осваивает куда более простой HBM2E, а создание физического интерфейса на скорость 46 Гбит/с — крайне сложная инженерная задача, которая будет непростой для китайских разработчиков интегральных схем.

При этом сборка корпусов SPHBM4 на органических подложках, судя по всему, гораздо лучше соответствует существующей производственной базе Китая. Если местные производители DRAM со временем научатся выпускать конкурентоспособную память класса HBM4, SPHBM4 может заметно сократить одно из немногих оставшихся инфраструктурных отставаний страны в области ИИ-чипов.

реклама кормит Уточку 🦆

Итог

SPHBM4 выглядит перспективным стандартом, способным охватить более широкий круг применений, чем сам HBM4, — прежде всего за счёт более низкой стоимости интеграции. При этом HBM4, HBM4E и C-HBM4E, скорее всего, сохранят лидерство по производительности и на ближайшие годы останутся предпочтительным выбором для флагманских ИИ-ускорителей. SPHBM4 же займёт свою нишу там, где важнее доступность и масштабируемость памяти, чем предельная скорость и минимальная задержка.