MI455X насчитывает 320 миллиардов транзисторов и использует чиплетную компоновку с гибридным соединением на техпроцессе TSMC 2 нм
Пиковая производительность MI455X на бумаге превосходит Nvidia Rubin, но AMD признаёт, что реальные показатели будут ниже
MI455X оснащён 432 ГБ памяти HBM4 с пропускной способностью 23,3 ТБ/с, что на 50% больше ёмкости, чем у Rubin
Архитектура Helios объединяет 72 GPU MI455X в единое когерентное пространство, впервые составив конкуренцию Nvidia NVL72
На конференции AMD Advancing AI 2026, прошедшей 23 июля в Сан-Франциско, компания раскрыла подробности о будущем GPU Instinct MI455X и стоечной платформе Helios, объединяющей 72 таких ускорителя в единый вычислительный комплекс. Это крупнейшая система, когда-либо созданная AMD, и первый продукт компании, способный напрямую конкурировать с Nvidia NVL72 — платформой, лежащей в основе поколений Blackwell и Rubin.
Источник изображения - tomshardware.com
В AMD называют MI455X «безусловно самым передовым AI-ускорителем» в истории компании. Судя по представленным характеристикам, это наиболее конкурентоспособный продукт AMD как на уровне отдельного чипа, так и на уровне целой стойки за всё время противостояния с Nvidia в гонке AI-вычислений. Анонс совпал с новостями о крупных сделках: на той же неделе AMD объявила о партнёрстве с Microsoft, которая развернёт Helios в Azure для инференса флагманских моделей, а также с Anthropic — соглашение предполагает поставку мощностей до 2 гигаватт под системы на базе MI450-серии и совместную инженерную работу по оптимизации ПО ROCm.
Источник изображения - tomshardware.com
Чиплетный дизайн на 320 миллиардов транзисторов
Полноценный GPU MI455X — это массивный чип, включающий 320 миллиардов транзисторов и построенный с применением передовых технологий упаковки. Четыре вычислительных кристалла-комплекса (XCD) устанавливаются поверх каждого кристалла Fabric and Cache Die (FCD) методом гибридного соединения. Два FCD, в свою очередь, соединены друг с другом, а также с шестью стеками памяти HBM4 и двумя I/O-кристаллами с помощью технологии упаковки CoWoS-L от TSMC.
Источник изображения - tomshardware.com
Такой чиплетный подход позволяет AMD задействовать самый современный на сегодня транзисторный техпроцесс TSMC 2N с транзисторами gate-all-around (GAA) именно там, где он даёт наибольший выигрыш по энергопотреблению и производительности — на кристаллах XCD. Кристаллы FCD и I/O, где нет необходимости в самых плотных нормах, изготавливаются по менее дорогому техпроцессу TSMC N3P.
Архитектура CDNA 5 знаменует серьёзный сдвиг в философии CDNA. Теперь AMD называет фундаментальный строительный блок вычислительного комплекса «Work Group Processor» вместо привычного «Compute Unit», хотя на практике базовая компоновка остальной части ускорительного кристалла (XCD) во многом осталась прежней.
Количество WGP на MI455X не изменилось по сравнению с MI355X и по-прежнему составляет 256 единиц. А поскольку число базовых вычислительных блоков на чипе осталось тем же, пропускная способность одного WGP в CDNA 5 должна была вырасти значительно, чтобы обеспечить заявленный прирост общей производительности.
Источник изображения - tomshardware.com
CDNA 5: до четырёх раз больше FLOPS
Среди прочих изменений CDNA 5 приносит серьёзный сдвиг в программной модели GPU семейства Instinct: ширина wavefront'а — группы рабочих элементов и потоков, обрабатываемых одним процессором рабочей группы, — теперь составляет 32 вместо прежних 64. В AMD объясняют это желанием снизить задержку выполнения инструкций, штраф за расхождение ветвлений и нагрузку на регистры, а заодно повысить гибкость архитектуры при работе с разными размерами тензорных тайлов. Для сравнения: GPU на архитектуре RDNA используют нативный размер wavefront 32 с момента своего появления.
CDNA 5 заметно наращивает вычислительную производительность относительно CDNA 4 — теоретически вдвое, а в отдельных сценариях и вчетверо по пиковому числу FLOPS. Особенно сильно MI455X выигрывает от форматов с плавающей запятой пониженной точности, которые сегодня активно применяются при инференсе: форматы OCP MXFP8 и MXFP4 теоретически работают до 4 раз быстрее, чем на CDNA 4 в MI355X. По собственным расчётам AMD, пиковая производительность на FP4 достигает порядка 40 петафлопс на чип.
Источник изображения - tomshardware.com
По крайней мере на бумаге MI455X демонстрирует пиковую производительность, превосходящую то, что Nvidia пока раскрыла для Rubin. В сочетании со стоечной архитектурой Helios, которая наконец даёт AMD такую же когерентную область на 72 GPU, как у Nvidia NVL72, компания стала более конкурентоспособной в гонке AI-вычислений, чем когда-либо прежде. Тем не менее в AMD прямо признают: реальная производительность на практике, скорее всего, окажется заметно ниже теоретических пиковых значений, а оптимизация софта и приложений под новую архитектуру остаётся постоянной задачей.
Помимо общих вычислительных улучшений, AMD отмечает возросшую производительность так называемых трансцендентных вычислений в блоке CDNA 5 Transcendental Unit — это напрямую влияет на скорость ключевых AI-операций вроде softmax, функций активации нейросетей и механизма внимания. По заявлению AMD, пропускная способность этого блока в CDNA 5 удвоилась по сравнению с CDNA 4, а сам блок получил поддержку отдельной инструкции tanh, полезной при вычислениях над скрытыми слоями нейросетей.
432 ГБ HBM4 и переработанная иерархия кэша
AMD также глубоко переработала кэш-подсистему и иерархию памяти в MI455X. Крупный общий Infinity Cache, использовавшийся в CDNA 4, уступил место меньшему, но более быстрому кэшу L2 на каждом Fabric Compute Die. Каждый FCD получил срез L2 объёмом 96 МБ — в сумме 192 МБ против 32 МБ L2 и 256 МБ Infinity Cache у MI355X. По данным AMD, новый кэш обеспечивает в 1,5 раза больше пропускной способности на один FCD по сравнению с Infinity Cache в CDNA 4, а суммарная пропускная способность L2 у MI455X оказывается втрое выше, чем у MI355X.
Источник изображения - tomshardware.com
Изменения затронули и кэш внутри самого WGP: он стал крупнее, быстрее и гибче. Локальное хранилище данных (LDS), выполняющее роль scratchpad-памяти, увеличилось вдвое по сравнению с CDNA 4 — до 320 КБ на блок, а суммарный объём LDS на чипе достиг 96 МБ, что вдвое больше, чем в старшей реализации CDNA 4 на MI355X. По утверждению AMD, SRAM-память LDS обеспечивает более высокую пропускную способность чтения и записи за такт, чем в предыдущем поколении, — впрочем, без раскрытия точных цифр.
Ключевым изменением поколения стал переход основной памяти MI455X на HBM4. AMD использует по шесть стеков HBM4 на каждый FCD — всего 12 стеков на чип, что даёт объём памяти 432 ГБ и пропускную способность 23,3 ТБ/с на один GPU. Высокая ёмкость и скорость памяти критически важны для того, чтобы постоянно растущие веса AI-моделей и KV-кэш находились как можно ближе к вычислительным блокам — это напрямую влияет на итоговую производительность.
Именно в реализации HBM кроется одно из главных преимуществ MI455X перед одиночным Nvidia Rubin: он предлагает заметно большую ёмкость памяти и чуть более высокую пропускную способность, чем первая версия GPU Rubin, о характеристиках которой Nvidia рассказала примерно в то же время. В базовой конфигурации Rubin располагает лишь 288 ГБ HBM4 при пропускной способности до 22 ТБ/с.
Helios: домен на 72 GPU против Nvidia NVL72
На уровне стойки суммарная ёмкость HBM у MI455X достигает 31,1 ТБ на 72 GPU — это на целых 50% больше, чем 20,7 ТБ совокупной памяти у Vera Rubin NVL72. Стоечная архитектура Helios стала первой у AMD, объединяющей всю память GPU в единую когерентную область. Поскольку производительность AI-инференса напрямую зависит от локальности данных и пропускной способности памяти, это преимущество наверняка привлечёт пристальное внимание индустрии. По оценке AMD, весь Helios-домен способен выдавать около 2,9 экзафлопс совокупной производительности, а сама стойка объединяет порядка 4600 процессорных ядер EPYC и 18 000 вычислительных блоков GPU.
Эффективное перемещение данных внутри чипа — ключевой фактор снижения энергопотребления и роста производительности MI455X. Блок CDNA 5 Tensor Data Mover (TDM) — усовершенствованная версия механизма переноса данных из предыдущих поколений CDNA. Подобно Tensor Memory Accelerator у Nvidia, TDM ускоряет генерацию адресов памяти для тензорных операций и перемещает соответствующие данные без задействования шейдерных движков. В CDNA 5 этот блок научился переносить данные напрямую из DRAM в кэш LDS WGP, минуя промежуточные уровни кэша.
AMD также добавила поддержку multicast для операций чтения памяти в WGP — это учитывает тот факт, что AI-нагрузки часто требуют одновременного доступа к одним и тем же весам и активациям сразу на нескольких WGP. Благодаря multicast одно чтение памяти может быть продублировано сразу на множество WGP, что повышает эффективную пропускную способность, снижает дублирующий трафик на шине и экономит энергию. У Nvidia аналогичная возможность появилась начиная с архитектуры Hopper, так что с учётом акцента AMD на эффективном перемещении данных в этом поколении подобное решение выглядит закономерным.
В целом MI455X — самый убедительный продукт линейки Instinct за всю историю AMD. Он обеспечивает огромный прирост производительности по сравнению с предыдущим поколением, показывает на бумаге пиковые FLOPS, конкурентоспособные или даже превосходящие показатели будущего Rubin от Nvidia, и предлагает массивный пул памяти HBM4 объёмом 432 ГБ — в 1,5 раза больше и чуть быстрее, чем 288 ГБ у Rubin.
В сочетании со стоечной архитектурой Helios и доменом масштабирования на 72 ускорителя — первым по-настоящему серьёзным ответом AMD платформе Nvidia NVL72 — можно ожидать обострения гонки за превосходство в AI-вычислениях уже во второй половине 2026 года, когда Nvidia и AMD начнут поставлять заказчикам продукты нового поколения. По данным AMD, платформа Helios уже вышла на этап полномасштабного производства, а первые поставки стоек намечены на текущий квартал с постепенным наращиванием объёмов вплоть до первой половины 2027 года; параллельно компания подтвердила, что преемник этого поколения — линейка Instinct MI500 на архитектуре CDNA 6 и памяти HBM4e — ожидается уже в 2027 году.
