IBM представила первую в мире полупроводниковую технологию с нормой ниже 1 нанометра — узел 0,7 нм (7 ангстрем)
На кристалле размером с ноготь умещается около 100 миллиардов транзисторов — вдвое плотнее, чем у 2-нм чипа 2021 года
Заявленный прирост — до 50 % производительности либо до 70 % энергоэффективности относительно 2-нм узла
Пока это исследовательский прототип: до серийного выпуска, по оценкам самой компании, не менее пяти лет
Корпорация IBM объявила о прорыве в полупроводниковой отрасли: 25 июня 2026 года она представила первую в мире технологию изготовления чипов с проектной нормой менее 1 нанометра (нм) — так называемый узел 0,7 нм, или 7 ангстрем. Для отрасли, которая давно упирается в физические пределы традиционного уменьшения транзисторов, это заметная веха.
Источник изображения — IBM
От нанолистов к «нанопакетам»
Новая разработка развивает архитектуру транзисторов nanosheet (нанолисты, в отраслевой терминологии — gate-all-around, GAA), которую IBM впервые применила в своём 2-нм чипе в 2021 году и которую сегодня используют ведущие производители — TSMC, Samsung и Intel. Свежий дизайн получил название nanostack: по утверждению компании, это первая в отрасли трёхмерная архитектура на основе нанолистов. Она позволила вдвое поднять плотность транзисторов относительно прошлого 2-нм узла — почти 100 миллиардов транзисторов на площади размером с человеческий ноготь. На практике, по данным IBM, эти дополнительные транзисторы дают либо до 50 % прироста производительности, либо до 70 % выигрыша по энергоэффективности в сравнении с её же 2-нм решением.
Джей Гамбетта, директор IBM Research, назвал это знаковым моментом в вычислительной технике — выходом за пределы «нанометровой эры» к масштабу отдельных атомов. По его словам, речь идёт не просто об уменьшении транзисторов: «мы заново придумываем то, как устроены чипы, чтобы давать заметно больше мощности без пропорционального роста энергопотребления».
Как устроена архитектура nanostack
Вместо того чтобы и дальше сжимать транзисторы в плоскости, IBM начала складывать их вертикально, в три измерения. Транзисторы укладываются друг над другом со смещением через так называемую последовательную 3D-интеграцию: два слоя соединяются между собой сверхтонкой диэлектрической прослойкой. Дополнительный плюс подхода в том, что каждый слой можно делать из разных материалов — то есть настраивать производительность и энергопотребление верхнего и нижнего транзистора независимо друг от друга.
Если спуститься на уровень физики, как показано на схеме ниже, каждый транзистор собран из трёх нанолистов толщиной около 5 нанометров с зазором примерно 9 нанометров между ними. Для масштаба: толщина одного такого нанолиста — это всего около 15 атомных слоёв кремния.
Источник изображения — IBM
Работоспособность технологии подтвердили серией экспериментов:
- интеграция в КМОП-структуру через сверхтонкое диэлектрическое соединение слоёв;
- демонстрация двухканального дизайна (разные материалы для разных транзисторов);
- рабочий КМОП-инвертор с ожидаемыми характеристиками переключения.
Зачем это нужно: искусственный интеллект и память
Едва ли не самое практически важное в анонсе касается не логики, а памяти. На конференции VLSI 2026 IBM показала, что архитектура nanostack даёт около 40 % уплотнения SRAM — это самый крупный скачок по встроенной памяти примерно за десятилетие (между поколениями 3 и 2 нм SRAM почти не уменьшалась). SRAM — это кэш процессора, и именно нехватка быстрой памяти на кристалле сегодня тормозит задачи искусственного интеллекта.
По оценкам IBM Research, ИИ-ускоритель на 7-ангстремной технологии мог бы выдавать порядка 7000 TOPS (триллионов операций в секунду) против примерно 1500 TOPS у современных ускорителей. В пересчёте на реальные задачи это означает, что обучение крупной языковой модели, на которое сейчас уходит около трёх месяцев, теоретически можно было бы сократить примерно до двух недель. Это, разумеется, расчётные прогнозы, а не результаты серийных чипов.
Почему «0,7 нм» — это уже не размер транзистора
Здесь важно не обманываться цифрами. Уже много лет названия техпроцессов — «5 нм», «2 нм», «0,7 нм» — не соответствуют реальным физическим размерам элементов на кристалле. Это маркировка поколения производственной технологии, а не замер линейкой. IBM прямо это признаёт: каналы транзисторов в её nanostack имеют толщину около 5 нм. «Сабнанометровый» узел в данном случае — это веха на дорожной карте, а не буквальный размер; ключевой же показатель здесь — плотность (около 100 миллиардов транзисторов на ноготь) и то, как именно компания её достигла, уйдя в вертикаль.
Когда ждать в реальных устройствах
Сама IBM оценивает срок до начала массового производства чипов на nanostack примерно в пять лет — то есть ориентировочно к 2031 году. Историческая практика советует относиться к этой оценке осторожно: 2-нм чип компания представила ещё в 2021 году, а к серийным объёмам он подходит только сейчас, спустя около пяти лет. Косвенно об этом же говорит и то, что японская Rapidus, коммерциализирующая существующую технологию nanosheet от IBM, планирует выйти на масштабный выпуск 2-нм чипов лишь во второй половине 2027 года.
Разработка ведётся в исследовательском центре Albany NanoTech (штат Нью-Йорк) совместно с партнёрами по отрасли — Lam Research, Tokyo Electron и SCREEN Semiconductor Solutions. Там же ожидается установка системы литографии High NA EUV от ASML, которую считают критически важной для следующих поколений чипов. Стоит помнить, что сама IBM серийные процессоры давно не выпускает — её исследования питают экосистему, в которой чипы для смартфонов, серверов и ИИ в итоге делают TSMC, Samsung и Intel.
IBM обещает раскрыть детали планов по коммерциализации позже, но настаивает, что nanostack открывает производителям путь к более мощным и энергоэффективным чипам как минимум на ближайшее десятилетие. Для обычного пользователя вывод простой: в ваш смартфон или ноутбук такие чипы попадут не скоро, но именно подобные исследования определяют, какими будут устройства и ИИ-сервисы к началу 2030-х.
