Все самое интересное по тегу: "UCIE"

Архитектура XBM переносит ячейки DRAM в задние слои металлизации на тонкоплёночных транзисторах и заменяет широкую параллельную шину последовательными линиями UCIe на 32 ГТ/с. Разбираем устройство стека, систему самовосстановления и то, почему интерфейс уже упирается в потолок спецификации.

Synopsys представила первый трёхмерный тестовый кристалл PCIe 6.0: физический уровень на 5 нм внутри сборки «лицом к лицу» выдаёт 64 ГТ/с на линию и до 128 ГБ/с на восьми линиях. Почему в такой компоновке сигнал приходится вести через сквозные отверстия в кремнии и что готовит упаковка 3.5D.

Стартап TYLsemi вышел из стелс-режима с $43 млн финансирования и планирует упростить разработку заказных ИИ-процессоров за счёт многоразовых чиплетов — с экономией совокупной стоимости владения до 57%.